実践的！FPGA開発セミナー vol.5（2021/12/22）

852 Views

December 22, 21

fpga fpga開発 fpga開発シリーズ

スライド概要

フィックスターズならではの「FPGA」に関する高速化手法、効率的な開発ノウハウ、苦労話などについてお話しいたします。

＜講演内容＞

１、続　Intel®️ Agilex™️ 開発キットを用いた各種機能トライアル～Agilex™️をもっと体感する～
6月に開催した Intel®️ Agilex™️ の各種機能トライアルに続く第2弾です。
前回、うまくできなかった HPS (Hard Processor System = ARMコア) 上での Linux 起動に再度チャレンジします。
また、前回は 40Gbps にとどまっていたネットワーク I/O 性能を 100Gbps にアップグレードした結果についても報告します。
その他、Tips、ノウハウも共有できればと思いますので、前回参加された方も、そうでない方も是非ご聴講下さい。

２、AI Engine を使ったマルチコアプログラミング～行列積アプリケーションの作成～
AI Engine は、最大で 400 近くのコアを搭載したメニーコアのプロセッサです。
これまでのセミナーでは AI Engine をシングルコアで使った際の情報を紹介してきましたが、今回のセミナーでは AI Engine の複数コアを使うことを目的として、大規模な行列に対する行列積を AI Engine で解く方法について紹介します。
AI Engine の複数コア間のデータ共有方法や、PLIO を使って AI Engine と PL の間でデータを効率よく受け渡しする方法についても時間の限り解説したいと思います。

・当社技術ブログ記事：　https://proc-cpuinfo.fixstars.com/

・フィックスターズグループ／セミナー一覧：　https://www.fixstars.com/ja/seminar

・フィックスターズのFPGAシステム開発：　https://www.fixstars.com/ja/services/fpga

株式会社フィックスターズ

@fixstars

スライド一覧

フィックスターズは、コンピュータの性能を最大限に引き出すソフトウェア開発のスペシャリストです。車載、産業機器、金融、医療など、幅広い分野での開発経験があります。また、ディープラーニングや機械学習などの最先端技術にも力を入れています。並列化や最適化技術を駆使して、マルチコアCPU、GPU、FPGA、量子アニーリングマシンなど、さまざまなハードウェアでソフトウェアを高速化するサービスを提供しています。さらに、長年の経験から培ったハードウェアの知識と最適化ノウハウを活かし、高精度で高性能なアルゴリズムの開発も行っています。　　　　　　・開催セミナー一覧：https://www.fixstars.com/ja/seminar　　・技術ブログ：https://proc-cpuinfo.fixstars.com/

またはPlayer版

埋め込む »CMSなどでJSが使えない場合

ダウンロード

ダウンロード(pdf - 3.78MB)

関連スライド

Kaggleスコアアップセミナー～画像系コンペ入門[前編]（2023/08/02）

kaggle 画像処理機械学習深層学習ディープラーニングコンペ初心者 kaggleスコアアップシリーズ

株式会社フィックスターズ 43.9K

いまさら聞けない ARM を使ったNEONの基礎と活用事例（2021/08/05）

arm neon

株式会社フィックスターズ 22K

Kaggleスコアアップセミナー～画像系コンペ入門[後編]（2023/09/26）

kaggle 画像処理機械学習ディープラーニングコンペ初心者 kaggleスコアアップシリーズ

株式会社フィックスターズ 18.4K

ROS2自律走行実現に向けて 2 ～次世代ロボット開発フレームワークROS2のビルドシステム徹底理解～（2022/11/30）

ros2 gpu ロボット自律走行 ros2シリーズ高速化シリーズ

株式会社フィックスターズ 15.5K

ROS2自律走行実現に向けて 1 ～次世代ロボット開発フレームワークROS2のビルドシステム徹底理解～（2022/10/17）

ros2 自律走行ロボット gpu ros2シリーズ高速化シリーズ

株式会社フィックスターズ 14.6K

いまさら聞けない！CUDA高速化入門～プログラミングモデルとアーキテクチャの解説、高速化の実践～（2021/10/29）

cuda gpu cuda高速化高速化シリーズ

株式会社フィックスターズ 14.3K

各ページのテキスト

Fixstars Corporation www.ﬁxstars.com 自己紹介 • 松田裕貴 • FPGA エンジニア • 主に Xilinx FPGA を使用 • 略歴 • 2016年 4月フィックスターズ入社 • FPGA による高解像度の画像処理システム開発、 • ネットワーク処理のオフロードなどに着手 • 略歴 • 2016年 4月フィックスターズ入社 • FPGA による高解像度の画像処理システム開発、ネットワーク処理のオフロードなどに着手 4 Copyright © Fixstars Group

Fixstars Corporation www.ﬁxstars.com Partial Reconfiguration (PR) とは？ • Partial Reconfiguration (PR) とは？ • FPGA の全体の動作を継続したまま、一部の回路をリコンフィギュレーションする機能 • 用途 • 限られた回路量で複数の機能を時分割で実現する • 例: 車載とかで前進用/後退用で回路切り替え • I/O 部分は固定したまま内部機能の切り替え • 例: Alveo の Platform https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2021_2/ug909-vivado-partial-reconfiguration.pdf Copyright © Fixstars Group 6

https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2021_2/ug909-vivado-partial-reconfiguration.pdf

Fixstars Corporation www.ﬁxstars.com 本セミナーの内容 • Xilinx FPGA での PR を行うフローを紹介 • Vivado 2021.1 で追加された Block Design Container (BDC) を使用 • これが追加されるまでは PR モジュールをいちいち RTL でラップする必要があったため面倒だった... • 実際に PR を使った際に、嵌ったポイントや分かりにくかった点などを紹介 7 Copyright © Fixstars Group

Fixstars Corporation www.ﬁxstars.com PR 参考資料 • 最初に見るべきは以下の資料。特に UG はかなり親切に書かれているので、参考になる • 代わりに200page ~ なので読むのは結構大変 • Dynamic Function eXchange (DFX) と PR は同義なので、この資料では PR の表記を使用 • UG909 Vivado Design Suite UG: Dynamic Function eXchange • https://japan.xilinx.com/support/documentation/sw_manuals_j/xil inx2021_1/ug909-vivado-partial-reconfiguration.pdf • UG947 Vivado Design Suite Tutorial: Dynamic Function eXchange • https://japan.xilinx.com/support/documentation/sw_manuals_j/xil inx2020_2/ug947-vivado-partial-reconfiguration-tutorial.pdf 8 Copyright © Fixstars Group

10.

Fixstars Corporation www.ﬁxstars.com PR を行うフロー • 通常のデザインに対し、以下の手順を追加で実施 a. PR 対象のモジュールを設定、置き換え先のモジュールを定義 b. (optional) PR を行うための Configuration 手段の追加 c. PR 対象を FPGA のどこに配置するか、物理制約を定義 d. モジュール毎に implement (配置配線) を行う 10 Copyright © Fixstars Group

11.

Fixstars Corporation www.ﬁxstars.com a. PR 対象モジュールの設定 • PR 対象モジュールを Block Design Container (BDC) 化・ DFX の有効化を行う • これだけで increment を PR 対象にできたので、ここに decrement を切り替え対象として追加する BDC化 11 Copyright © Fixstars Group

12.

13.

Fixstars Corporation www.ﬁxstars.com b. Configuration 手法の選択 • PR をする際に使用するコンフィギュレーション手法を選択する • 手法毎にコンフィギュレーション速度が違ったり、 PL 側に追加の機能が実装が必要だったりと違いがある https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2021_1/ug909-vivado-partial-reconfiguration.pdf Copyright © Fixstars Group 13

https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2021_1/ug909-vivado-partial-reconfiguration.pdf#page=105

14.

Fixstars Corporation www.ﬁxstars.com b. Configuration 手法の選択 (cont.) • 今回のデザインでは MCAP (PCIe 経由の Configuration) を使用 • xdma のオプションで簡単に有効化可能 • XVSEC driver [1] 経由でホストマシンから PR を行える 14 Copyright © Fixstars Group [1] https://github.com/Xilinx/dma_ip_drivers/tree/master/XVSEC

https://github.com/Xilinx/dma_ip_drivers/tree/master/XVSEC

15.

Fixstars Corporation www.ﬁxstars.com c. 物理制約の定義 • PR 対象のモジュールを FPGA のどこに配置するか、物理制約をユーザーが定義する • 手順 • この時点でSynthesis -> Open Synthesized Design とする • Draw Pblock で PR 対象のモジュールが配置される領域を書く Pblock の領域を選択 15 Copyright © Fixstars Group

16.

Fixstars Corporation www.ﬁxstars.com c. 物理制約の定義 (cont.) • 物理制約の領域は、周辺モジュールとの接続を考える必要がある SLR1の右側: xdma が配置される (と予想される) 領域 • 追加で考慮すべきポイント 1. リソースを最も多く使うモジュールが入る領域を確保する 2. 配置配線によってリソースが膨らむので領域に余裕を持たせる • 特に、PR 領域と外部との配線コストが重めなので、リソースはかなり膨らみがち 3. PR を有効にする前にまず一度 implementation し、その結果を参考にして配置すると良いらしい 16 Copyright © Fixstars Group

17.

18.

19.

Fixstars Corporation www.ﬁxstars.com 生成されるビットストリーム • モジュール毎の配置配線が完了すると、以下のようなビットストリームが出力される ➢ _partial.bit がモジュール毎のパーシャルビットストリーム ➢ design_1_wrapper.bit (でコンフィグ後、パーシャルビットストリームを使用して PR する $ ls impl_1/*.bit child_0_impl_1/*.bit child_0_impl_1/design_1_i_increment_decrement_inst_0_partial.bit child_0_impl_1/design_1_wrapper.bit impl_1/design_1_i_increment_pr_func_inst_0_partial.bit impl_1/design_1_wrapper.bit 19 Copyright © Fixstars Group

20.

21.

Fixstars Corporation www.ﬁxstars.com PR での嵌りどころ: コンフィグ中の出力値 (cont.) • DFX Decoupler IP を使うとコンフィグ中のデータ遮断を簡単に実現できる ➢ decouple=HIGH -> 入出力を遮断 ➢ decouple=LOW -> 入出力を通す • decouple=HIGH となっている間に PR をすることで、安全な PR を行うことができる 21 Copyright © Fixstars Group

22.

23.

Fixstars Corporation www.ﬁxstars.com まとめ • Xilinx FPGA でPRを行う方法について紹介した • モジュールの定義方法, 物理配置の決定, etc. • PR を実際に扱う際の注意点・嵌りどころについて紹介した • PR 中は出力値が不定となるため Decoupler が必要 • 物理配置を決定する際に考慮すべきポイント 23 Copyright © Fixstars Group

24.

25.

26.

Fixstars Corporation www.ﬁxstars.com 本日のセミナーでお伝えすること最新研究調査：研究事例から学ぶFPGA活用の未来 FPGAの最新動向を最近の研究論文から読み解きます。今後益々FPGA活用が進み、より高性能で高効率なシステムが世の中に浸透することが予想されますが、世界中でFPGAがどのように活用されているのか、今後どのような問題領域に FPGAが活用されていくのか、について最近の研究論文から読み解きます。「FPGAがすごいのは分かったけど、差別化を図るためにどう適用したら良いのかアイディアが欲しい」という悩みを少しでも持たれている方にヒントをお届けします。 26 Copyright © Fixstars Group

27.

https://trends.google.co.jp/trends/

28.

Fixstars Corporation www.ﬁxstars.com FPGA に関する市場の関心 (Google Trend より) • • 先進国全般において FPGA は浸透している中国、韓国、台湾といった東アジアの国々での関心が特に高い検索キーワード：「FPGA」対象国：すべての国期間：過去 5 年間 https://trends.google.co.jp/trends/ 28 Copyright © Fixstars Group

https://trends.google.co.jp/trends/

29.

Fixstars Corporation www.ﬁxstars.com FPGA に関する市場の関心 (Google Trend より) • • FPGA 二大メーカーはほぼ同程度の人気地域ごとに濃淡がありメーカーの戦略が垣間見える検索キーワード：「FPGA」対象国：すべての国期間：過去 5 年間 29 Copyright © Fixstars Group https://trends.google.co.jp/trends/

https://trends.google.co.jp/trends/

30.

Fixstars Corporation www.ﬁxstars.com 論文を見たい時に気軽に使える情報源 • arXiv.org • • • 「物理学、数学、計算機科学、数量生物学（英語版）、数量ファイナンス、統計学、電子工学・システム科学、経済学の、プレプリントを含む様々な論文が保存・公開されているウェブサイト」 (Wikipedia より引用) https://arxiv.org/ Google Scholar • • 「ウェブ検索サイトのGoogleの提供する検索サービスの一つ。主に学術用途での検索を対象としており、論文、学術誌、出版物の全文やメタデータにアクセスできる」 (Wikipedia より引用) https://scholar.google.co.jp/ 30 Copyright © Fixstars Group

31.

32.

33.

34.

Fixstars Corporation www.ﬁxstars.com FPGA 上に特定用途向けの Hardware Architecture を構成 • • • • • 『N3H-Core: Neuron-designed Neural Network Accelerator via FPGA-based Heterogeneous Computing Cores』(https://arxiv.org/abs/2112.08193) 『Understanding the Limits of Conventional Hardware Architectures for Deep-Learning』(https://arxiv.org/abs/2112.02204) 『SAMO: Optimised Mapping of Convolutional Neural Networks to Streaming Architectures』(https://arxiv.org/abs/2112.00170) 既存のソフトウェアを FPGA 上で効率良く実行するための研究開発が散見される FPGA メーカが HLS を推し、ソフトウェアを提供する流れとも合致する 34 Copyright © Fixstars Group

35.

Fixstars Corporation www.ﬁxstars.com DPU for Convolutional Neural Network • ザイリンクスの DPU (Deep Learning Processor Unit) は、たたみ込みニューラルネットワーク用のプログラマブルエンジンです。このユニットには、レジスタ設定モジュール、データコントローラーモジュール、およびたたみ込み演算モジュールが含まれています。DPU には、多くのたたみ込みニューラルネットワークで効率的に機能することを目的とした特別な命令セットがあります (https://japan.xilinx.com/products/intellectu al-property/dpu.html#overview より引用) 『PG338 - Zynq DPU v3.3 IP Product Guide (v3.3)』 https://japan.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/dpu/v3_3/pg338-dpu.pdf Copyright © Fixstars Group 35

36.

Fixstars Corporation www.ﬁxstars.com VTA: Versatile Tensor Accelerator • • VTA は TVM ベースのコンパイラスタックを備えた、オープンで汎用的、かつカスタマイズ可能な深層学習アクセラレータ VTA と TVM は、ハードウェア設計、ドライバ、JIT ランタイム、TVM ベースの最適化コンパイラ・スタックを含む、エンド・ツー・エンドのハードウェア・ソフトウェア深層学習システム・スタックを形成 36 Copyright © Fixstars Group https://tvm.apache.org/docs/topic/vta/index.html

https://tvm.apache.org/docs/topic/vta/index.html

37.

Fixstars Corporation www.ﬁxstars.com 最新の研究論文と各社動向から読み取れること • ソフトウェア化の流れは加速する • • FPGA をワークロードのアクセラレータとして **活用する** のであれば、 HLS C/C++ 開発や既存ソフトウェア資産を活かしたソフトウェア開発化が進むことが予見される GPGPU が普及したパターンを感じる • FPGA 開発の TAT 改善 • • IP やフレームワークを提供する側で設計 -> 実装 -> 検証の工数を吸収多くのユーザ側ではソフトウェアレベルの検証を行うことで TAT 短縮 (コスト減) • AI 活用を軸とした FPGA アクセラレーション • • レイテンシや安定性能が重要なユースケースでの活用 “AI Everywhere” 37 Copyright © Fixstars Group

38.

https://www.tvmcon.org/

39.