MATLABとStateflowでLDOをMBDした私は、 VerylとRgGenをSV-RNMに添えてDMSを極めます v0.4.2 RTLを語る会 (19) @ds54e
自己紹介 メモ:あとでなんか誰かのスラ イドを参考にしてなんかそれっ ぽくする。ここは後回しでいい。 今回
MATLABでシステム設計ざっくりやって、 メモ:全体的に図が小さいし線細 いしみづらい。あとで改善する は真
デジタル部分をVerylで書いたあと、 メモ:あとでシンタックス ハイライトいれる。文字も 小さい。 面目
RgGenつかってCSR生成して接続して、 メモ:中身なんもわからんけ どなんか動いてるのでヨシっ な技
全体をSVに落とし込んで、xezimで流したら、 メモ:ここはなんかVerilogシミュレーションっ ぽい波形のせておくと雰囲気それっぽそう。 術発
最後に最初のMATLABベースとの一致を確認して完 メモ:文字とかな んかいろいろ小さ すぎて見づらいの であとでなおす。 MATLAB使ってる感 だしておくとこ。 発にしたいってさ
https://github.com/ds54e/talkrtl-19-matlab-veryl あなたのおてもとの AIによませてみよう (人類は堕落しまし た) メモ:私はいま これが届くのを 待っています。
MATLABはいいぞ(ダイマ) Verylもいいぞ(擦り寄り) DMSもたのしいゾ!!! (ここでひきつった笑顔のまま泡を吹いて倒れる) RTLを語る会 (19) @ds54e